集成电路设计工程师

性别要求：不限 1．面向硕士及以上学历应届生，电子工程、微电子、集成电路工程等相关专业； 2．熟悉集成电路芯片设计流程，精通Verilog语言、熟练使用Cadence、Calibre、Hspice或AMS等EDA工具；了解电路或版图设计流程，熟悉Linux操作系统以及Synopsys、Cadence、Mentor等IC设计工具； 3．对集成电路器件和常用电路结构有深入理解，能够独立完成基本电路模块设计；熟悉数字或模拟电路基本结构及工作原理，对半导体工艺、器件结构有一定认识。 4．具有MCU／PLL／ADC／DAC／POR／BOR/DC-DC/以太网/驱动器/运放等实习及项目设计经验； 5.具有UVM验证环境搭建、系统级验证、使用VIP进行验证等能力； 6．具有较强学习能力、敬业精神和团队合作意识； 7．有模拟和混合信号芯片设计流片经验者优先考虑。